VHDL 4Bit 병렬 가감산기
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITTY EX_3_2 IS PORT( A, B, C, D : IN STD_LOGIC; LT, BI, RBI : IN STD_LOGIC; S_A, S_B, S_C S_D : OUT STD_LOGIC; S_E, S_F, S_G, RBO : OUT STD_LOGIC; COM : OUT STD_LOGIC_VECTOR(1 TO 6) ); END EX_3_2; ARCHITECTURE HB OF EX_3_2 IS SIGNAL TMP_D : STD_LOGIC_VECTOR(3 DOWN TO 0); SIGNAL TMP : STD_LOGIC_VECTOR(6 DOWNTO 0); BEGI..
2009. 5. 21.
단축키
내 블로그
| 내 블로그 - 관리자 홈 전환 |
Q
Q
|
| 새 글 쓰기 |
W
W
|
블로그 게시글
| 글 수정 (권한 있는 경우) |
E
E
|
| 댓글 영역으로 이동 |
C
C
|
모든 영역
| 이 페이지의 URL 복사 |
S
S
|
| 맨 위로 이동 |
T
T
|
| 티스토리 홈 이동 |
H
H
|
| 단축키 안내 |
Shift + /
⇧ + /
|
* 단축키는 한글/영문 대소문자로 이용 가능하며, 티스토리 기본 도메인에서만 동작합니다.